# 論文

# FPGA を用いた高精度微分器の実現

金田 泰昌<sup>\*1)</sup> 入月 康晴<sup>\*1)</sup>

### Realization of a High Precision Differentiator Using FPGA Yasuaki Kaneda<sup>\*1</sup>, Yasuharu Irizuki<sup>\*1)</sup>

In this paper, we reduce velocity sensors from control systems by implementing velocity estimators in FPGA. In order to implement other peripherals in FPGA, we require differentiators with small circuit size and high precision. Recently, a pseudo differentiator has been proposed with a very simple structure that could also have a small circuit size. However, this pseudo differentiator has large discretization errors. In this paper, we reduce the discretization errors of the pseudo differentiator through Richardson extrapolation (RE) and fractional delay (FD). In general, FD is implemented by approximate methods, such as Lagrange FIR interpolators. In this paper, we show that the implementation of FD is equivalent to the realization of a high sampling rate (HSR) system, and we realize the HSR system using FPGA. Numerical simulations and experiments show the effectiveness of the proposed differentiator.

**キーワード**: 微分器,速度推定,リチャードソン補外,非整数遅延, FPGA Keywords: Differentiator, Velocity estimation, Richardson extrapolation, Fractional delay, FPGA

#### 1. はじめに

制御システムを構築するためには、CPU をはじめ、セン サなど様々な周辺 IC を必要とする。その周辺 IC の中でも、 速度センサはフィードバック制御を行う上で欠かすことが できない重要な IC の一つである。しかしその一方で、速度 センサは高精度なものは比較的高価であり、制御システム のコストを上げる原因の一つにもなっている。また物理的 な制約で取り付けが困難なケースも存在する。例えば小型 のロボットを考えた場合、各関節にエンコーダーとジャイ ロセンサを取り付けることは、スペース等の物理的な制約 や、重量的な問題で困難である場合もある。

この問題に対して従来までは、CPU で速度推定器を実行 し、位置から速度を推定している。仮にこの速度推定器を 回路として FPGA で実現することができれば、CPU をはじ め速度推定器を一つの IC で実現することができるため、部 品点数・実装面積の削減が可能となる。また、CPU の負荷 を下げることができるため、同じスペックの CPU でより高 度な制御アルゴリズムを実行することができる(図1)。

これまでに、数多くの速度推定器が提案されている<sup>(1)(2)</sup>。 最も代表的なものとして、「疑似微分器」と呼ばれるものが ある。これは微分特性にローパスフィルタを加えたもので ある。そのため、ローパスフィルタで設定したカットオフ 周波数までは微分特性を示し、カットオフ周波数以上の周 波数帯域ではローパスフィルタの効果で信号の増幅を抑え





(a) 従来までの制御系
 (b) センサレス制御系
 図1. FPGA を用いたセンサレス制御系

ることができる。そのため、ノイズに対してある程度のロ バスト性を持つ。しかしながら、疑似微分器をデジタル実 装するためには、疑似微分器を離散化する必要があり、そ の離散化誤差が大きいことが知られている。

本研究では、疑似微分器の離散化誤差低減手法を考える。 離散化誤差を低減するために、本研究ではリチャードソン 補外(以下,RE)と非整数遅延(以下,FD)をFPGAで実 装することを検討する<sup>(3)</sup>。離散化誤差はサンプリング周期の 級数で表されることが知られている。RE は級数の収束を速 くする効果があるため、これを離散化された疑似微分器に 適用することで、離散化誤差がより速く収束することが知 待される。また、FD は信号を内挿する効果があるため、大 きなサンプリング周期でも精度が高くなることが知られて いる。しかしながら、FD を FPGA で実装するためには、通 常近似が必要となる。本研究では、できるだけ近似をせず に、FD を実装する手法を検討する。

#### 2. RE 及び FD を用いた疑似微分器

一次疑似微分器の伝達関数は次式で与えられる。

$$D(s) = \frac{s}{Ts+1} \,. \tag{1}$$

ここで, Tは時定数を表し,このときのカットオフ周波数 は $f_c = 1/2\pi T$ [Hz]となる。ゼロ次ホールドによる式(1)のパル ス伝達関数は,

$$D(z) = \frac{1}{T} \frac{1 - z^{-1}}{1 - e^{\frac{T}{T}} z^{-1}}.$$
 (2)

ただし、 $T_s$ はサンプリング周期を表す。今、 $\alpha \in [0 \ 1]$ としたとき、非整数遅延 (FD) である $z^{-\alpha}$ を用いた疑似微分器のパルス伝達関数は次式で与えられる。

$$D(z,\alpha) = \frac{1}{T} \frac{1 - z^{-\alpha}}{1 - e^{-\frac{\alpha T_{-}}{T}} z^{-\alpha}}.$$
 (3)

ここで、 $\alpha = 0$ 周りでのテーラー展開を考えと、式(3)は次式 として表すことができる<sup>(3)</sup>。

$$D(z,\alpha)\Big|_{z=e^{i\sigma t}} = \frac{j\omega}{j\omega T+1} + \sum_{k=1}^{\infty} g_k \alpha^k$$

$$= \frac{j\omega}{i\omega T+1} + O(\alpha).$$
(4)

ただし, g<sub>4</sub>は T 及び 
の関数である。式(4)の右辺第一項 は,式(1)の連続時間系の伝達関数を表し,第二項が誤差項 を表す。つまり式(4)は,疑似微分器の離散化誤差は非整数 αに依存し,αが小さいほど離散化誤差が小さくなること を意味する。このため,FDを導入することで,離散化誤差 を低減することができる。

次に RE を用いた疑似微分器を導出する。式 (4)より次の 二つの式が得られる。

$$D(z,\alpha)\big|_{z=e^{j\alpha_1}} = \frac{j\omega}{j\omega T+1} + g_1\alpha + g_2\alpha^2 + \cdots,$$
 (5)

$$D(z,2\alpha)\Big|_{z=e^{i\alpha t}} = \frac{j\omega}{j\omega T+1} + 2g_1\alpha + 4g_2\alpha^2 + \cdots.$$
(6)

よって、 $\alpha$ に関する項を次のように削除することができる。  $D^{1}(z,\alpha)|_{z=0} = 2D(z,\alpha)|_{z=0} - D(z,2\alpha)|_{z=0}$ 

$$= \frac{j\omega}{j\omega T + 1} - 2g_2\alpha^2 - 6g_3\alpha^3 + \cdots$$
(7)  
$$= \frac{j\omega}{i\omega T + 1} + O(\alpha^2).$$

式(7)における*D*'(*z*, *a*)が RE を用いた疑似微分器であり, 誤 差項の次数が増えていることがわかる。すなわち, 離散化 誤差が少なくなり, 離散化精度が高くなっていることがわ かる。

時定数をカットオフ周波数が 100Hz となるように T=0.0016とし、また $\alpha=0.5$ としたときの疑似微分器のボ ード線図を図 2に示す。ゲインにおいて、FD を適用するこ とで疑似微分器の離散化誤差が全帯域で小さくなり、また RE を適用することでさらに改善されていることがわかる。 位相もまた、FD を適用することで改善されている。ただし、 RE を適用した場合、ナイキスト周波数付近で誤差が大きく



図2. 疑似微分器(Digitized), FD を用いた疑似微分器(FD), FD 及びREを用いた疑似微分器(RE+FD)のボード線図

なっていることがわかる。このように FD と RE の両者を適 用した場合,位相の一部分で誤差が出るものの,ゲインは 全帯域で改善しており,総合的には優れていると言える。

#### 3. FD の実装手法

**3.1 Lagrange 補間を用いた近似手法(従来手法)** 通常, FD の実装には次式の Lagrange 補間が用いられる。

$$z^{-(l+\alpha)} \approx \sum_{n=0}^{\infty} h_n(\alpha) z^{-n} .$$
(8)

ここで、1は正の定数であり、非整数 $\alpha$ が非常に小さい場合は $z^{-\alpha} \in z^{-1}/z^{-1}$ でスケーリングする必要がある<sup>(3)</sup>。Lは Lagrange 補間の次数を表わす。また $h_{s}(\alpha)$ は次式で与えられる。

$$h_n(\varepsilon) = \prod_{l=0,l\neq n}^{L} \frac{I + \alpha - l}{n - l} .$$
(9)

FDの代わりにLagrange補間を用いた場合のボード線図を 図 3に示す。ここでI=30, L=50である。この結果より, Lagrange 補間を用いた場合は、低周波数領域では離散化誤 差が低減されているが、高周波数帯域では離散化誤差が非 常に大きくなっていることがわかる。さらに、Lagrange 補

— 3 —



図3. Lagrange 補間を用いた場合(Lagrange FIR)の, 理想ボード線図との誤差



図4. Lagrange 補間を用いた場合の極(poles)と零(zeros)の配置

間を用いた場合のパルス伝達関数の極零配置を図4に示す。 この結果より, Lagrange 補間を用いた場合のパルス伝達関 数は,単位円外に多く極を持つため,不安定なシステムに なっていることがわかる。

## 3. 2 高速サンプリング周期システムによる実現手法

遅延演算子  $z^{-1}$ について考える。今、サンプリング周期  $T_s$ における遅延演算子を  $z_s^{-1}$ とする。このとき、

$$z_{s}^{-\alpha} = e^{-j\omega a T_{s}} = e^{-j\omega T_{s}} := z_{\alpha}^{-1}.$$
(10)

ここで,  $T_{a} = \alpha T_{s}$ である。式(10)は, サンプリング周期 $T_{s}$ における FD  $z_{s}^{-\alpha}$ は, 新しいサンプリング周期 $T_{a}$ における 遅延  $z_{a}^{-1}$ と等価であることを意味している。ここで $\alpha$ は1以 下であるため, FD を実装することは, 速いサンプリング周 期を用いることと等価であることを意味する。

今, サンプリング周期  $T_{2a}$  のときの遅延演算子を  $z_{2a}^{-1}$  とすると,式(7) は次式として与えられる。

$$D^{1}(z,\alpha) = 2D(z_{\alpha}) - D(z_{\alpha}).$$
(11)

これは、サンプリング周期 $T_{\alpha}$ 、 $T_{2\alpha}$ のマルチレートシステム を意味する。一方、 $z_{\alpha}^{-1} \geq z_{2\alpha}^{-1}$ との間には以下の関係が成り 立つ。

$$z_{2\alpha}^{-1} = e^{-j\omega(2\alpha T_{i})} = \left(e^{-j\omega\alpha T_{i}}\right)^{2} = z_{\alpha}^{-2}.$$
 (12)



表? 宝驗冬件

Input signal of SG	Туре	Sinusoidal wave		
	Frequency	10Hz		
	Amplitude	1.0V		
	Variance	$2.0 \times 10^{-3}$		
Original sampling rate, $T_s$		1ms		
Number of FD, $\alpha$		0.5		
Length of fixed point		64bits (fraction: 32bits)		

よって,

$$D^{1}(z, \alpha) = 2D(z_{\alpha}) - D(z_{\alpha}^{2}).$$
 (13)

この式はサンプリング周期*T<sub>a</sub>のシングルレートシステムで*あり、マルチレートシステムに比べて実装が容易となる。 シングルレートシステムのアーキテクチャを図5に示す。

#### 4. 実験

4. 1 条件 本研究では、高速サンプリング周期システムを実現するために FPGA を利用する。使用する FPGA ボードの仕様を表 1に、FPGA 内部の主要コンポーネントを図6に示す。FPGA として Altera 社の Cyclone III を用い、SPI通信を用いて A/D で信号を取り込み、固定小数点に変換した後、微分器にデータを送る。微分器より推定された微分値をコードへ変換し、SPI 通信を用いて D/A で出力する。



図7. 実験環境

表3. ハー	ドウェア	リソース
--------	------	------

	OSR/HSR	RE + HSR
Total LEs	3922 (16%)	4425 (18%)
Total registers	1494 (6%)	1685 (7%)
9k bit dual port	6 (0%)	6 (9%)
memory unit (M9k)	0 (976)	
Total memory bits	51712 (9%)	51712 (9%)
Embedded multiplier	86 (65%)	102 (77%)
9bit elements		

実験環境を図7に、実験条件を表2に示す。10Hzの正弦 波をシグナルジェネレータから発生させ、FPGAボードに入 力する。そして FPGAボードから出力された推定信号をオ シロスコープで取得し、理想信号との誤差を比較する。

4. 2 結果 表 3に実装に必要なハードウェアリソース を示す。高速サンプリング周期 (HSR) を用いた場合と、元々 のサンプリング周期 (OSR) を用いた場合とでは、クロック が異なるだけで、ハードウェアリソースには変化が無い。 一方、REを適用することで、若干ハードウェアリソースが 増加する。

図 8に微分値の推定結果の時間応答を、表 4にそのときの 二乗平均誤差を示す。この結果より、疑似微分器のみでは 離散化誤差が大きいため推定誤差も大きくなっているが、 FDを用いることで推定誤差が小さくなり、さらに RE を用 いることでより性能が改善されていることがわかる。

#### 5. まとめ

本論文では, RE 及び FD を用いることで,疑似微分器の 離散化誤差を低減した。また FD の実装は高速サンプリング 周期システムの実現と等価であることを示し, FPGA を用 いて実現した。これにより,安定でかつハードウェアリソー スの少ない高精度な微分器を実現した。

今後の課題は、ハードウェアリソースのさらなる低減や、 よりノイズにロバストな推定器の開発があげられる。

(平成24年5月18日受付,平成24年8月1日再受付)

表4. 推定結果の二乗平均誤差

OSR	HSR	RE + HSR		
0.89088	0.53118	0.42219		





- (1)M. A. Al-Alaoui : "Novel Digital Integrator and Differentiator," *IEE Electronics Letters*, Vol. 29, No. 4, pp. 376-378 (1993).
- (2)C. C. Tseng, et al.: "Design of Digital Differentiator Using Difference Formula and Richardson Extrapolation," *IET Signal Process.*, Vol. 2, No. 2, pp. 177-188 (2008).
- (3)Y. Kaneda, et, al.: "FPGA Implementation of Digital Differentiator Using Richardson Extrapolation and High Sampling Rate Acting Like Fractional Delay," Proc. of SICE Annual Conf. (2011).