



FPGA/SoCによる

組み込みRTOSタスクトレーサIPの開発

1. 目的

組み込みシステムでは、非同期で起こる通信を効率的に処理するため、RTOS（リアルタイムOS）が多用されています。動作確認にはタスクトレーサが有効ですが、ソフトウェアを利用した方法では正確な時間での記録が困難です。そこで、CPU負荷ゼロのトレーサIPを開発します。

2. 内容

- ① 本IPはFPGA/SoC向けにCPU等の汎用バスを監視します(図1)。
- ② マルチCPUに対応し、トレースデータは差分で出力されます。
- ③ トレースデータは、USB2.0通信I/Fでパソコンに転送されます。




図1 開発したRTOSタスクトレーサIPの全体構成

3. 結果

- ① 容量はCPUに対して52.8%程度です(図2)。
- ② データ量を45.2%程度まで削減しました。
- ③ リアルタイムかつ長時間、監視できます。

4. 効果

- ① リアルタイム制約の厳しい通信アプリケーション等の動作検証を長時間行う際に役立ちます。
- ② トレースデータ転送用の通信I/Fを選択でき、ICE等の専用ハードは不要です。
- ③ 高信頼化が要求される自動車や航空宇宙産業において、RTOSタスクの自己監視による高セキュア化への発展が期待できます。




図2 ハードウェア使用量